Альтернативная стратегия усовершенствования микросхем
Компания HP сообщила о начале исследований, которые могут помочь в создании перепрограммируемых полевых вентильных матриц (Field Programmable Gate Array - FPGA) с увеличенной до 8 раз плотностью по сравнению со стандартными системами, которые сейчас применяются. Кроме того, они могут потреблять меньше электроэнергии для вычислений, чем те FPGA-чипы, которые производятся в настоящее время. В дополнение к перечисленным свойствам, подобные микросхемы могут быть построены на базе транзисторов того же размера, что и в нынешних FPGA. Это означает, что новые микросхемы могут быть, в принципе, запущены в производство с незначительными изменениями.
FPGA представляет собой интегрированную схему с программируемыми логическими компонентами и интерконнектом, который может быть адаптирован для конкретных приложений. FPGA используются практически во всех видах промышленности, включая телекоммуникации, автомобильную промышленность и бытовую электронику. Технология основана на наноразмерном переключателе-перемычке, размещаемом поверх слоя обыкновенного добавочного металоксидного кремния (Complementary Metal Oxide Silicon - CMOS). Для данной технологии используется архитектура, которую разработчики из HP Labs называют “полевое программируемое нанопроводное соединение” (Field-Programmable Nanowire Interconnect - FPNI) – разновидность разработанной FPGA технологии.
Исследование Грега Шнайдера и Стэна Уильямса из HP Labs было проведено с использованием классических методов моделирования и симуляции процессов, но Уильямс отмечает, что HP проводит разработку действующей микросхемы, которая позволит получить лабораторный прототип уже в течение года. В работе использован концептуально новый подход к подсоединению перемычки из слоя CMOS, который базируется на опыте по производству кросс-соединений и превносит большое количество инноваций для улучшения возможностей производства этих схем.
В подходе FPNI все логические операции выполняются в слое CMOS, где большинство сигналов схемы проводится по кросс-соединению, которое расположено над слоем транзисторов. В то время, как обычные FPGA используют от 80% до 90% своей CMOS для маршрутизации сигнала, схема на FPNI работает намного эффективнее. Плотность транзисторов, выполняющих логические операции - намного больше, а относительное количество потребляемой процессом маршрутизации электроэнергии существенно уменьшено.
Исследователи представили концептуальную модель чипа, в которой использовано кросс-соединение на нанопроводниках шириной 15 нанометров, объединенное с CMOS половинной высоты (45 нанометров), которое будет представлено в рабочих образцах к 2010 году. Это может быть равносильно прорыву в технологиях сразу на три шага вперед по Международной карте технологического развития Силиконовой долины, без какого-либо увеличения размерности транзисторов.
Шнайдер и Уильямс также использовали модель, основанную на 4,5 нм кросс-соединении, которая планируется к промышленному использованию в 2020 году. 4,5 нанометровая архитектура соединения, объединенная с 45 нм слоем CMOS по размеру меньше на 4%, чем гибрид FPGA, со стандартной FPGA, использующей 45 нм кросс-соединение. В этом случае, тактовая частота увеличивается одновременно с увеличивающимся потреблением энергии на 1 вычисление. Решение этого вопроса лежит в параллельности использования FPGA – чем больше параллельных каналов задействовано, тем меньше энергии потребляет подобная архитектура на канал.
Поскольку нанопроводa и переключатели в кросс-соединении чрезвычайно малы, исследователи говорят, что вероятность возможных дефектов будет относительно высока. Тем не менее, по словам исследователей, с помощью соединительной перемычки существует возможность ремаршрутизации сигнала в обход дефектных участков. Испытания показали, что чип FPNI, имеющий 20% поврежденных в различных местах нанопроводов, тем не менее, показывает КПД в 75% и не показывает какого-либо значимого падения вычислительной мощности, что может сделать производство таких чипов экономически эффективным.
HP
FPGA представляет собой интегрированную схему с программируемыми логическими компонентами и интерконнектом, который может быть адаптирован для конкретных приложений. FPGA используются практически во всех видах промышленности, включая телекоммуникации, автомобильную промышленность и бытовую электронику. Технология основана на наноразмерном переключателе-перемычке, размещаемом поверх слоя обыкновенного добавочного металоксидного кремния (Complementary Metal Oxide Silicon - CMOS). Для данной технологии используется архитектура, которую разработчики из HP Labs называют “полевое программируемое нанопроводное соединение” (Field-Programmable Nanowire Interconnect - FPNI) – разновидность разработанной FPGA технологии.
Исследование Грега Шнайдера и Стэна Уильямса из HP Labs было проведено с использованием классических методов моделирования и симуляции процессов, но Уильямс отмечает, что HP проводит разработку действующей микросхемы, которая позволит получить лабораторный прототип уже в течение года. В работе использован концептуально новый подход к подсоединению перемычки из слоя CMOS, который базируется на опыте по производству кросс-соединений и превносит большое количество инноваций для улучшения возможностей производства этих схем.
В подходе FPNI все логические операции выполняются в слое CMOS, где большинство сигналов схемы проводится по кросс-соединению, которое расположено над слоем транзисторов. В то время, как обычные FPGA используют от 80% до 90% своей CMOS для маршрутизации сигнала, схема на FPNI работает намного эффективнее. Плотность транзисторов, выполняющих логические операции - намного больше, а относительное количество потребляемой процессом маршрутизации электроэнергии существенно уменьшено.
Исследователи представили концептуальную модель чипа, в которой использовано кросс-соединение на нанопроводниках шириной 15 нанометров, объединенное с CMOS половинной высоты (45 нанометров), которое будет представлено в рабочих образцах к 2010 году. Это может быть равносильно прорыву в технологиях сразу на три шага вперед по Международной карте технологического развития Силиконовой долины, без какого-либо увеличения размерности транзисторов.
Шнайдер и Уильямс также использовали модель, основанную на 4,5 нм кросс-соединении, которая планируется к промышленному использованию в 2020 году. 4,5 нанометровая архитектура соединения, объединенная с 45 нм слоем CMOS по размеру меньше на 4%, чем гибрид FPGA, со стандартной FPGA, использующей 45 нм кросс-соединение. В этом случае, тактовая частота увеличивается одновременно с увеличивающимся потреблением энергии на 1 вычисление. Решение этого вопроса лежит в параллельности использования FPGA – чем больше параллельных каналов задействовано, тем меньше энергии потребляет подобная архитектура на канал.
Поскольку нанопроводa и переключатели в кросс-соединении чрезвычайно малы, исследователи говорят, что вероятность возможных дефектов будет относительно высока. Тем не менее, по словам исследователей, с помощью соединительной перемычки существует возможность ремаршрутизации сигнала в обход дефектных участков. Испытания показали, что чип FPNI, имеющий 20% поврежденных в различных местах нанопроводов, тем не менее, показывает КПД в 75% и не показывает какого-либо значимого падения вычислительной мощности, что может сделать производство таких чипов экономически эффективным.
HP
