IBM раскрывает спецификации процессорного ядра
Корпорация IBM на конференции организации Power.org объявила о своих планах по открытию бесплатного доступа к спецификации процессорного ядра IBM PowerPC 405 для исследовательских и образовательных учреждений.
IBM собирается координировать доступ к спецификации ядра 405 через организацию Power.org, созданной год назад для поддержания и продвижения микропроцессорной технологии Power Architecture в качестве предпочтительной аппаратной платформы для коллективных разработок в области электроники.
Решение IBM было принято в ответ на пожелания ведущих образовательных учреждений в области вычислительной техники и участников совместных проектов по исследованию многоядерных технологий, в том числе проекта Research Accelerator for Multiple Processors (RAMP). В RAMP принимают активное участие Калифорнийский университет в Беркли, Стэнфордский университет, Массачусетский технологический институт, Университет Карнеги Меллона, Университет Техаса в Остине и Вашингтонский университет. Участники проекта RAMP теперь смогут использовать ядро 405 в системах на базе программируемых вентильных матриц (FPGA) при проведении экспериментальных исследований новых микросхем.
IBM собирается координировать доступ к спецификации ядра 405 через организацию Power.org, созданной год назад для поддержания и продвижения микропроцессорной технологии Power Architecture в качестве предпочтительной аппаратной платформы для коллективных разработок в области электроники.
Решение IBM было принято в ответ на пожелания ведущих образовательных учреждений в области вычислительной техники и участников совместных проектов по исследованию многоядерных технологий, в том числе проекта Research Accelerator for Multiple Processors (RAMP). В RAMP принимают активное участие Калифорнийский университет в Беркли, Стэнфордский университет, Массачусетский технологический институт, Университет Карнеги Меллона, Университет Техаса в Остине и Вашингтонский университет. Участники проекта RAMP теперь смогут использовать ядро 405 в системах на базе программируемых вентильных матриц (FPGA) при проведении экспериментальных исследований новых микросхем.
